RISC x CISC (cont.)

• Instruções de desvio:

  • CISC: normal (condicional ou absoluto)
  • RISC: desvio atrasado; hardware de apoio opcional, para predição de desvios
    Desvio atrasado (delayed branch):

sub r1,r2

bne Final

add r3,r4 ? branch slot (sempre executado)

load r5,(r6) ? executado apenas se não houver desvio

. . .

Final: halt

Slide anterior

Slide seguinte

Voltar para o primeiro slide

Exibir versão do elemento gráfico