[3.1] Operações Básicas no DLX (cont.)
5) WB:
- Acessos à memória com load (Ex:load R1,4(R2)):
Regs[IR11..15] ? LMD
- Operações Reg-Reg na ALU (Ex: add R1,R2,R3):
Regs[IR16..20] ? ALUoutput
- Operações Reg.-Imediato na ALU (Ex: add R1,R2,#3):
Regs[IR11..15] ? ALUoutput