[3.2] DLX com Pipelining (cont.)
Implicações
- Largura de faixa das memórias deve ser bem maior
(da ordem de 5 vezes)
- Registros possivelmente serão lidos e escritos no mesmo ciclo
- PC deve ser incrementado e armazenado a cada ciclo, durante a fase IF. Como tratar desvios???
- Código da instrução deve ser propagado pelo pipeline
- Para operar sincronamente, deve haver registros (latches) entre os estágios do pipeline